首页 > 综合信息 > 互联网 > 正文

比官方宣传还猛!台积电5nm晶体管密度比7nm提高88%

        【五分时时彩】

  一般来说,官方宣传数据都是最理想的状态,有时候还会掺杂一些水分,但是你见过实测比官方数字更漂亮的吗?

  台积电已在本月开始5nm工艺的试产,第二季度内投入规模量产,苹果A14、华为麒麟1020、AMD Zen 4等处理器都会使用它,而且消息称初期产能已经被客户完全包圆,尤其是苹果占了头。

  台积电尚未公布5nm工艺的具体指标,只知道会大规模集成EUV极紫外光刻技术,不过在一篇论文中披露了一张晶体管结构侧视图。

  WikiChips经过分析后估计,台积电5nm的栅极间距为48nm,金属间距则是30nm,鳍片间距25-26nm,单元高度约为180nm,照此计算,台积电5nm的晶体管密度将是每平方毫米1.713亿个。

  相比于初代7nm的每平方毫米9120万个,这一数字增加了足足88%,而台积电官方宣传的数字是84%。

  虽然这些年摩尔定律渐渐失效,虽然台积电的工艺经常面临质疑,但不得不佩服台积电的推进速度,要知道16nm工艺量产也只是不到5年前的事情,那时候的晶体管密度才不过每平方毫米2888万个,5nm已经是它的几乎六倍!

  另外,台积电10nm工艺的晶体管密度为每平方毫米5251万个,5nm是它的近3.3倍。

免责声明:本文仅代表作者个人观点,与五分时时彩无关。其原创性以及文中陈述文字和内容未经本站证实,对本文以及其中全部或者部分内容、文字的真实性、完整性、及时性本站不作任何保证或承诺,请读者仅作参考,并请自行核实相关内容。

本网站有部分内容均转载自其它媒体,转载目的在于传递更多信息,并不代表本网赞同其观点和对其真实性负责,若因作品内容、知识产权、版权和其他问题,请及时提供相关证明等材料并与我们联系,本网站将在规定时间内给予删除等相关处理.